飞个人信息_ VeriMake 技术社区

飞

第 34 位会员

注册于 2020-04-23 14:54:14

活跃于 2020-12-10 19:17:51

0 关注者

14 评论

5 话题

最新评论

fpga 读取 AD 数据 at 2020-08-12 16:44:35

@RickyChen 我可以这么理解吗：首先通过spi接口对AD进行配置，配置完之后，AD采样的数据就会从DATA口输出，此时通过16个fifo就可以把这16组差分数据读到FPGA里了，这么理解对吗？？
fpga 读取 AD 数据 at 2020-08-12 16:36:13

fpga时钟和ad时钟不一致的话需要通过fifo吗？
@RickyChen
fpga 读取 AD 数据 at 2020-08-12 16:26:01

@RickyChen 对寄存器配置完之后，如何将16组65M的数据读到fpga里呢？
研究生方向选择 at 2020-08-07 14:40:15

@YX 能详细说说嘛将来都可以往哪些方向去提高呢
wujian100 的架构 at 2020-05-23 16:21:47

@huagongjiaojing 我没有参加什么赛题
wujian100 的架构 at 2020-05-22 16:07:22

@abeitian
@huagongjiaojing 我仿真了uart的波形为什么接收端的波形是这样的？
关于平头哥 wujian100 中 case 仿真 at 2020-05-05 22:17:34

@小强
我仿真了uart的波形
为什么接收端波形是这样的？60持续的时间很长，61、62、63的时间很短？，是管脚找错了吗
关于平头哥 wujian100 中 case 仿真 at 2020-05-01 15:41:48

@小强我还想问一下运行case代码的原理是什么？我通过工具链编译了C文件生成可执行文件，为什么就会产生波形，软件是如何在硬件上运行仿真的呢？
通过SDK让helloworld在fpga上运行时他的主函数只有printf ，那他的串口是在哪里配置的呢？
关于平头哥 wujian100 中 case 仿真 at 2020-05-01 15:09:39

@小强我仿真了uart的波形
为什么接收端波形是这样的？60持续的时间很长，61、62、63的时间很短？，是管脚找错了吗？
wujian100 的架构 at 2020-04-29 13:53:42

@小强
这是我自己总结的无剑的框图，有不对的的地方吗?
wujian100 的架构 at 2020-04-24 22:44:51

@小强想问一下这些dummy是什么模块，作用是什么？谢谢
关于平头哥 wujian100 中 case 仿真 at 2020-04-23 21:49:58

@小强好的谢谢
关于平头哥 wujian100 中 case 仿真 at 2020-04-23 19:43:39

@小强那请问一下case里的addr_map、had_soc是对什么的仿真呢？我对pwm模块进行了仿真，想观看波形，应该看哪些管脚呢？？谢谢
关于平头哥 wujian100 中 case 仿真 at 2020-04-23 19:41:35

那请问一下case里的addr_map、had_soc是对什么的仿真呢？