@RickyChen 我可以这么理解吗:首先通过spi接口对AD进行配置,配置完之后,AD采样的数据就会从DATA口输出,此时通过16个fifo就可以把这16组差分数据读到FPGA里了,这么理解对吗??
fpga时钟和ad时钟不一致的话需要通过fifo吗?@RickyChen
@RickyChen 对寄存器配置完之后,如何将16组65M的数据读到fpga里呢?
@YX 能详细说说嘛 将来都可以往哪些方向去提高呢
@huagongjiaojing 我没有参加什么赛题
@abeitian@huagongjiaojing 我仿真了uart的波形 为什么接收端的波形是这样的?
@小强 我仿真了uart的波形 为什么接收端波形是这样的?60持续的时间很长,61、62、63的时间很短?,是管脚找错了吗
@小强 我还想问一下运行case代码的原理是什么?我通过工具链编译了C文件生成可执行文件,为什么就会产生波形,软件是如何在硬件上运行仿真的呢? 通过SDK让helloworld在fpga上运行时他的主函数只有printf ,那他的串口是在哪里配置的呢?
@小强 我仿真了uart的波形 为什么接收端波形是这样的?60持续的时间很长,61、62、63的时间很短?,是管脚找错了吗?
@小强 这是我自己总结的无剑的框图 ,有不对的的地方吗?
@小强 想问一下这些dummy是什么模块,作用是什么?谢谢
@小强 好的 谢谢
@小强 那请问一下case里的addr_map、had_soc是对什么的仿真呢?我对pwm模块进行了仿真,想观看波形,应该看哪些管脚呢??谢谢
那请问一下case里的addr_map、had_soc是对什么的仿真呢?