wujian100 的架构

他们开源出来的资料很少，内部架构图我也没有，模块层次结构就只有自己去看代码了。

@小强 想问一下这些dummy是什么模块，作用是什么？谢谢

应该只是挂在总线上做占位填充用的，没有实际功能的模块。

@小强
这是我自己总结的无剑的框图 ，有不对的的地方吗?

嗯嗯，没感觉有什么不对的。就是再细分的话可能会把 apb0 和 apb1分开，再就是还有一个 PMU 单元。

这有个比较详细的，可以参考下

@abeitian
非常赞！

@飞 @小强 @abeitian dummy是不是留给我们自己加模块进去的？

@飞 @小强 @abeitian dummy是不是留给我们自己加其他的功能module进去的？

@huagongjiaojing 是的，无剑100的源码上留有dummy的接口，可以直接改，把自己需要的功能v文件加进去就可以

@abeitian 那我要是想要输出的话，要调用gpio还是自己再开口？

@huagongjiaojing 不用调用GPIO，GPIO是一个单独的模块，要输出的话，利用已有的接口，有好几个底层TOP，更改后连到最顶层的TOP输出

@huagongjiaojing 这是我的理解，但我现在还没去尝试，之后打算集成一个外设试试

@abeitian 因为dummy模块只有一个输出，我想输出三个信号，这样是不是得自己开口出来，不知道怎么搞。usi模块就有好几个输出。

@huagongjiaojing 这样子，，是可以根据你的模块自己添加的把，只是例化的时候，多了几个特定的输出口，并不会影响其他模块间关系

@abeitian 嗯 这几个输出口我要再xdc文件中重新定义对吧

@huagongjiaojing 对的，最顶层的top输入输出都需要约束下

@abeitian 方便加个Q吗，想跟你讨论无剑相关问题。

@abeitian
@huagongjiaojing 我仿真了uart的波形 为什么接收端的波形是这样的？

@飞 不好意思，我没研究这个uart，你的赛题是电机还是MP3?

@huagongjiaojing 我没有参加什么赛题

@飞 你仿真uart的时候，penable和psel这两个信号是怎么输入的？

@飞 @小强 @abeitian 在wujian100中设计自己的模块时可以使用黑盒子吗？

你好 请问你最后怎么拆分了wuijna100的模块呢？@飞