我使用的板子是荔枝糖FPGA开发板,芯片是EG4S20BG256 ,TD是4.6.4版本的。
遇见的问题是:inout测试代码,编译下载后,inout引脚处于高阻态,不论是输出状态还是读入状态都是高阻态。相同的代码使用Xilinx的开发板却可以正常运行。
module inout_top
(
input wire I_data_in,
inout wire IO_data,
output wire O_data_out,
input wire Control
);
assign IO_data = Control ? I_data_in : 1'bz ;
assign O_data_out = IO_data ;
endmodule
set_pin_assignment { Control } { LOCATION = K16; }
set_pin_assignment { IO_data } { LOCATION = P2; }
set_pin_assignment { I_data_in } { LOCATION = N5; }
set_pin_assignment { O_data_out } { LOCATION = R2; }
请各位帮我看下问题到底出在哪里。
我暂时觉得是引脚约束文件的问题,因为TD的引脚约束文件对格式比较严,我平时都是自己写的引脚约束文件,上次就在引脚约束文件格式那块坑我几天。
比如:源码写的input Led_En
在引脚约束时代码为set_pin_assignment {Led_En[0]} { LOCATION = K16; }
这样引脚就没法正常工作,必须写成input Led_En
对应set_pin_assignment {Led_En} { LOCATION = K16; }
这种格才可以。
希望各位大佬帮我看看inout测试这一块到底是哪里的问题。