安路 FPGA 的 inout 引脚约束的问题

安路FPGA ZLXT ⋅ 于 2020-06-09 09:17:21 ⋅ 最后回复由 ZLXT 2020-08-15 11:33:11 ⋅ 273 阅读

我使用的板子是荔枝糖FPGA开发板,芯片是EG4S20BG256 ,TD是4.6.4版本的。

遇见的问题是:inout测试代码,编译下载后,inout引脚处于高阻态,不论是输出状态还是读入状态都是高阻态。相同的代码使用Xilinx的开发板却可以正常运行。

module inout_top
(
input   wire   I_data_in,
inout   wire   IO_data,
output  wire   O_data_out,
input   wire   Control
);
assign IO_data = Control ? I_data_in : 1'bz ;
assign O_data_out = IO_data ;
endmodule  
set_pin_assignment  { Control } { LOCATION = K16; }
set_pin_assignment  { IO_data } { LOCATION = P2;  }
set_pin_assignment  { I_data_in }   { LOCATION = N5; }
set_pin_assignment  { O_data_out } { LOCATION = R2; }

file

请各位帮我看下问题到底出在哪里。

我暂时觉得是引脚约束文件的问题,因为TD的引脚约束文件对格式比较严,我平时都是自己写的引脚约束文件,上次就在引脚约束文件格式那块坑我几天。

比如:源码写的input Led_En在引脚约束时代码为set_pin_assignment {Led_En[0]} { LOCATION = K16; }这样引脚就没法正常工作,必须写成input Led_En对应set_pin_assignment {Led_En} { LOCATION = K16; }这种格才可以。

希望各位大佬帮我看看inout测试这一块到底是哪里的问题。

成为第一个点赞的人吧 :bowtie:
回复数量: 2
  • Edwin
    2020-07-04 09:31:53

    我手边没有荔枝糖,不知道具体你的管脚配置到了哪里。然后你在xilinx的板子上是怎么测试的呢,测试方法如果可以描述下。
    我用SparkRoadV,做了一个简单的测试:I_data_in配置在一个开关上,O_data_out配置在一个led上,Control配置在一个开关,IO_data配置在一个端口上,当Control为1时,测量IO_data数据会根据I_data_in变化一致,将I_data_in数据通过IO_data输出。当Control为0时,通过改变IO_data输入电压值变化可以改变O_data_out的值,。

  • ZLXT
    2020-08-15 11:33:11

    最近重装IDE后又测试了一次,这次能正常使用了。问题出在哪还是没有找到。能用就能用了吧,不纠结了,等不能用的时候再去发愁吧。

暂无评论~~
  • 请注意单词拼写,以及中英文排版,参考此页
  • 支持 Markdown 格式, **粗体**、~~删除线~~、`单行代码`, 更多语法请见这里 Markdown 语法
  • 支持表情,使用方法请见 Emoji 自动补全来咯,可用的 Emoji 请见 :metal: :point_right: Emoji 列表 :star: :sparkles:
  • 上传图片, 支持拖拽和剪切板黏贴上传, 格式限制 - jpg, png, gif
  • 发布框支持本地存储功能,会在内容变更时保存,「提交」按钮点击时清空
Ctrl+Enter