研究背景：
随着大语言模型在软件开发中的广泛应用，其潜力已经得到了充分证明，但是随着芯片开发复杂度的逐步提升，在数字电路设计领域对敏捷开发的需求同样非常显著，大模型的快速发展为敏捷数字电路的敏捷硬件设计，提供了全新机遇。我们当前在探索 AI for Chip 方向，在大模型加速 CPU 自动生成，通过大语言模型设计处理器芯片（当前已完成 400 万逻辑门乱序超标量处理器的设计），以及大模型加速验证方向进行探索，如大模型验证代码生成，包括 SVA 和 UVM 自动生成，并且已经在自动化设计顶会发表相关论文。
招募对象：
在读本科生（东南大学优先），对AI for Chip有兴趣，有较多课余时间在AI+IC design方向学习和实践；
需要能力：
熟悉Python编程语言，有较强的科研好奇心和自驱力；
你将获得：
在AI, EDA 领域发表顶会的机会，学习最新 AI 智能体技术，以及模型训练的机会，我们会提供显卡算力。
招募流程：
本次招募活动由VeriMake组织，
招募时间: 2025-12-29至2026-01-05，
简历投递或个人情况邮件至 dong@verimake.com
筛选之后我们会建群交流，并由博士学长安排学习任务如Langchain智能体框架、Chroma向量数据库、SystemVerilog及Verilog硬件描述语言、数字电路处理器设计等内容。
*本次招募科研助手的博士学长，曾在VeriMake实习一年，实习期间承担RISC-V MCU的开发。这次招募也是想通过VeriMake的社区影响力，集合更多志同道合的同学，一起学习和科研，获得更多成长。
网站备案号:ICP备16046599号-1